

DIRETORIA DE ENSINO E PESQUISA – DEP DIVISÃO TÉCNICO-PEDAGÓGICA – DTP PLANEJAMENTO ESTRUTURADO



FACULDADE DE TECNOLOGIA CENTEC - CARIRI

TECNOLOGIA EM M	SEMESTRE:	V	
Unidade Curricular:	ELETRÔNICA DIGITAL	Carga Horária:	80h
Ano: 2025	Período: de 04 de agosto a 19 de dezembro de 2025		
Professor	FLÁVIO MURILO DE CARVALHO LEAL		
Competências:	 Conhecer e caracterizar as diversas famílias de componintegrados). Interpretar grandezas elétricas em componentes e circuitos eletr Analisar circuitos eletrônicos digitais. Analisar diagramas em bloco e sintomas de possíveis defeitos eletrônicos digitais. Elaborar e interpretar ensaios e testes em componentes eletrônicos 	ônicos digitais. e falhas em component	·
Habilidades:	 Especificar componentes eletrônicos digitais a partir de catálogos Instalar equipamentos eletrônicos digitais. Efetuar manutenção em circuitos e equipamentos eletrônicos dig Recuperar placas de circuitos impressos para circuitos eletrônicos Utilizar software dedicado ao desenvolvimento, simulação e confi 	itais s digitais.	cos digitais.
Bases Tecnológicas	I)sistemas de numeração 1- Entender a importância do sistema de numeração decimal, binário, 2- Efetuar a conversão entre os sistemas de numeração II)Estudo das funções lógicas e portas lógicas 1- Compreender o comportamento das funções lógicas E, OU, NÃO, NOU exclusivo 2- Implementação da expressão lógica e tabela verdade a partir do ci 3- Implementação do circuito lógico e construção da tabela verdade a 4- Implementação do circuitos lógicos e da expressão lógica a partir do 5- Aplicação do método da soma dos produtos 6- Efetuar a equivalência entre blocos lógicos III)Álgebra de boole 1- Entender e conceituar Álgebra de Boole 2- Utilizar e aplicar os postulados e teoremas 3- Aplicação das propriedades comutativa, associativa e distributiva 4- Simplificação das expressões booleanas 5- Elaboração e utilização os diagramas de Veitch-Karnaugh para 2, 3 6- Implementação da técnica de eliminação de grupos redundantes IV)Circuitos combinacionais 1- Implementação de avaliação dos códigos BCD 8421 e ASCII 2- Utilização de codificadores e decodificadores BCD/Display de 7 segra 4- Utilização do codificadores de magnitude de 1 e 2 bits 5- Implementação de circuitos gerador/verificador de paridade 7- Utilização de classificação das memórias RAM, ROM, PROM, EPROM, EPROM e FLASH. 8- Implementação de circuitos aritméticos 9- Utilização da unidade lógica e aritmética V)Circuitos sequenciais	IÃO E, NÃO OU, OU exclurcuito lógico partir da expressão lógico a tabela verdade s e 4 variáveis mentos plex	
	1- Implementação e funcionamento do flip-flop RS, D, T e JK 2- Utilização e aplicação dos registradores de deslocamento 3- Implementação e aplicação de contadores assíncronos e síncronos VI)Conversores 1- Implementação de conversores digital para analógico 2- Implementação de conversores analógico para digital VII)Temporizadores 1-Implementação e aplicação dos monoestáveis 2-Implementação e aplicação dos biestáveis		



DIRETORIA DE ENSINO E PESQUISA – DEP DIVISÃO TÉCNICO-PEDAGÓGICA – DTP PLANEJAMENTO ESTRUTURADO



PLANEJAMENTO ESTRUTURADO PARA PERÍODO REMOTO

DIAS	CONTEÚDO MINISTRADO (TEÓRICO / PRÁTICO)	
08/08/2025		
Sexta	Apresentação da disciplina e sistemas de numeração	
(3ha)		
15/08/2025		
Sexta	Aritmética binária (Soma, subtração e multiplicação)	
(3ha)		
22/08/2025	Portas lógicas (AND, OR e NOT, NOR, NAND e XOR) - Apresentação das Famílias de Circuitos	
Sexta	Integrados (TTL e MOS)	
(3ha)	integrates (112 three)	
29/08/2025		
Sexta	Prática: Portas lógicas OR, AND, NOT, NOR e NAND utilizando circuitos integrados	
(3ha)		
05/09/2025		
Sexta	Álgebra de Boole: Aplicação de propriedades algébricas (comutativa, associativa e distributiva)	
(3ha)		
12/09/2025		
Sexta	Revisão para a Primeira Avaliação Parcial (AV1)	
(3ha) 19/09/2025		
	Auliacaza da Drimaina Analiacza Danaial (AVI)	
Sexta	Aplicação da Primeira Avaliação Parcial (AV1)	
(3ha)		
26/09/2025	Devolutiva da Avaliação e projetos de circuitos lógicos combinacionais (Método de soma-de-	
Sexta (3ha)	produtos)	
03/10/2025		
Sexta	Projetos de circuitos lógicos combinacionais (Método do mapa de Veitch-Karnaugh)	
(3ha)	1 rojetos de circuitos logicos comomacionais (Metodo do mapa de Vencii-Karnaugn)	
10/10/2025		
Sexta	Circuitos lógicos combinacionais (Codificadores e decodificadores)	
(3ha)	Circuitos logicos comoniacionais (Counicadores e decodificadores)	
17/10/2025		
Sexta	Circuitos lógicos combinacionais (Multiplexadores e demultiplexadores)	
(3ha)	cheditor togress comomissionals (transportations of demandportations)	
24/10/2025		
Sexta	Revisão para a Segunda Avaliação Parcial (AV2)	
(3ha)		
31/10/2025		
Sexta	Aplicação da Segunda Avaliação Parcial (AV2)	
(3ha)		
07/11/2025		
Sexta	Devolutiva da Avaliação e circuitos lógicos sequenciais (Latch RS)	
(3ha)		
14/11/2025		
Sexta	Circuitos lógicos sequenciais (Flip-flops RS, D, JK e T)	
(3ha)		
21/11/2025	Contadores síncronos crescentes e decrescentes	
Sexta		
(3ha)		
28/11/2025	Revisão para a Terceira Avaliação Parcial (AV3)	
Sexta		
(3ha)		
05/12/2025		
Sexta	Aplicação da Terceira Avaliação Parcial (AV3)	
(3ha)		



DIRETORIA DE ENSINO E PESQUISA – DEP DIVISÃO TÉCNICO-PEDAGÓGICA – DTP PLANEJAMENTO ESTRUTURADO



TENTED WILLIAM STORES			
	12/12/2025		
	Sexta	Entrega de resultados e reposição de notas	
	(3ha)		
	19/12/2025		
	Sexta	Aplicação de Avaliação Final (AVF)	
	(3ha)		

Professor (a): Flávio Murilo de Carvalho Leal

Coordenador (a): Samuel Torres Brasil